[Verilog] HDL
by JungWook_HDL: Hardware Description Language. (하드웨어 기술 언어)
전자회로를 정밀하게 기술하는데 사용하는 언어. 회로의 원하는 동작이나 구조를 기술.
시뮬레이션을 통해 검증 가능.
- VHDL: 미국 국방부에서 ASIC의 문서화에 사용하기 위해 만든 언어.
- Verilog HDL: 1983년 Gateway Design Automation사에서 하드웨어 기술언어인 HiLo와 C언어의 특징을 기반으로 개발. 1995년 12월 IEEE Std. 1364-1995로 표준화
'Programming' 카테고리의 다른 글
VSCode에서 SSH를 통해 Synology에 접속하기 (0) | 2022.03.24 |
---|---|
Synology에서 Github Webhook 사용하기 (0) | 2021.06.15 |
Visual studio code c 설정 (0) | 2020.01.22 |
[Verilog] 전가산기 (0) | 2018.05.31 |
[Verilog] Quartus II (0) | 2018.05.20 |
블로그의 정보
hongmono
JungWook_